(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-189835

(43)公開日 平成10年(1998)7月21日

(51) Int.Cl. <sup>6</sup>	識別記号	FΙ			
H01L 23/34		H01L 23/34	Α		
23/02	·	23/02	В		
25/065		25/08	Z		
25/07					
25/18					
•		審査請求有	請求項の数3 OL (全 6 頁)		
(21)出願番号	特顧平9-346154	(71)出願人 590001	顧人 590001669		
(22)出顧日	平成9年(1997)12月16日		エルジー電子株式会社 大韓民国,ソウル特別市永登浦区汝矣島洞 20		
(31) 優先権主張番号	66223/1996	(72)発明者 ウォン	・サン・イ		
(32)優先日	1996年12月16日	大韓民	大韓民国・ソウル・ヨンサンーク・イテウ		
(33)優先権主張国	韓国 (KR)	オンー	ドン・184-3		
		(74)代理人 弁理士	山川 政樹		


## (54) 【発明の名称】 半導体パッケージ及びその組み立て方法

(57)【要約】

(修正有)

【課題】 総外型サイズを小さくし、工程コストが安く、修理が容易な積層型半導体パッケージ及びその組み立て方法を提供する。

【解決手段】 中央にチップ1を配置するための開口部を有する外箱を用意し、その底面に第2放熱板8を配置するとともに、開口部にチップ1を配置する。そのチップ1は表面に複数のワイヤボンディングパッドを備え、リード4aがそのワイヤボンディングパッドに電気的に連結されて一方向に形成され、第1放熱板5が他のワイヤボンディングに接続されて他の方向に導かれている。その外箱の上にキャップ9を取り付け、そのキャップ9と外箱との接合部でリードと第1放熱板を固定する。



1

### 【特許請求の範囲】

上部表面上に複数個のワイヤボンディ 【請求項1】 ングパッドを有する半導体チップと、

前記各ワイヤボンディングパッドに電気的に連結されて 一方向に形成されるリードと、

前記所定のワイヤボンディングパッドに連結されて前記 半導体チップの熱を外部へ放出する第1放熱板と、

前記半導体チップを中央部に支持し、リードと第1放熱 板とをそれぞれ相反する方向へ支持する支持体と、

前記支持体内に形成され半導体チップの熱を外部へ放出 10 するように支持体の底面部に配置された第2放熱板と、 前記半導体チップの上部に位置してリード及び第1放熱 板とを支持し半導体チップを保護するキャップと、を備 えることを特徴とする半導体パッケージ。

【請求項2】 半導体チップにリードと第1放熱板とが 取り付けられ、それらが支持体に取り付けられてキャッ プで覆われている請求項1記載のバッケージを複数個積 層させたことを特徴とする積層型半導体パッケージ。

【請求項3】 上部表面に接着剤を塗布した複数個のワ イヤボンディングパッドを有する半導体チップと、第2 20 放熱板を有し、半導体チップ、リード及び第1放熱板を 固定するため所定の位置に接着剤を塗布した支持体及び その支持体を覆うキャップを用意するステップと、

半導体チップのワイヤボンディングパッドに複数のリー ド及び第1放熱板を配列し、そのリードと第1放熱板を 配列させた半導体チップを支持体内の所定の位置に配置 し、リード及び第1放熱板を所定の位置に導き、それら を覆うようにキャップを配置するステップと、

上記ステップを経て得られたものに熱を加えて、半導体 チップのワイヤボンディングパッドにリード及び第1放 30 熱板を、リード及び第1放熱板の上部にキャップを記半 導体チップの下部及びリードの下部に支持体を同時に取 り付けるステップとを備えることを特徴とする半導体パ ッケージの組み立て方法。

## 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、半導体パッケージ に関し、特に積層型半導体パッケージ及びその組み立て 方法に関する。

# [0002]

【従来の技術】一般に、半導体パッケージはリード挿入 用パッケージと表面実装用パッケージとに分けられる。 リード挿入用パッケージとは、プリング配線板に挿入用 ホールが用意されており、そのホールにパッケージのリ ード又はピンを挿入してはんだ付けする方法である。代 表的にはDIP(Dual Inline Package)、SIP(Single Inline Package)、PGA(Pin Grid Array)等がある。 この際、DIP、SIPはリードフレームタイプであ り、PGAはピンタイプである。一方、表面実装用パッ ケージとは、挿入用ホールを必要とせず、ICを配線板 50 置された第2放熱板と、半導体チップの上部に位置して

の表面に実装させる方法である。この方法は、配線板の 両面に実装可能で、パッケージ全体が小型軽量となり、 配線板の実装密度を大幅に改善した方法である。現在、 パッケージは表面実装用パッケージのSOP(Small Out line Package ), TSOP (Thin Small Outline Packag e), S-O J (Small Outline Bonding), TQFP (Thin Quad Flat Package)タイプ等のような個別パッケージが 中心をなしている。そして、システムパッケージとして TAB (Tape Automated Bonding), C-4, BearChip等がある。

【0003】図1はメモリ素子において多く用いられる パッケージの形態、大きさ、高さ等を比較した図表であ り、図2はマルチチップモジュール(MCM)の例を示 す図である。図1に示すように、各パッケージは、全体 的な外型サイズが非常に大きい。その上、各々のチップ を別々にパッケージングしなければならない。そのた め、MCMで多機能を有するチップを一パッケージに集 積することが提案されたが、制作が困難なセラミック基 板上にチップを取り付けるために多くの工程が必要であ り、欠陥が発生する確率が高い。更に、欠陥発生時、ど のチップに不良があるのかを見つけるのが困難であっ た。これを防止するため、すでにパッケージされたチッ プをセラミック基板上に取り付けたが、不必要な工程及 び費用の浪費をもたらした。

#### [0004]

【発明が解決しようとする課題】従来の技術の半導体パ ッケージにおいては以下のような問題点があった。個々 のチップをパッケージングする場合には、各チップをパ ッケージ内に収納するため、全体的な外型サイズが非常 に大きい。また、マルチチップモジュールの場合には、 セラミック基板上にチップを取り付けるなければならな いため、工程が複雑で、欠陥発生の確率が高く、工程コ ストが高い。また、欠陥が発生したとき、欠陥を見つけ て分離し、修理することが難しい。

【0005】本発明は上記の問題点を解決するためのも のであり、その目的は多数個のチップを積層して半導体 パッケージの面積を減少させ且つ組立を単純化した積層 型半導体バッケージ及びその組み立て方法を提供するこ とにある。

#### [0006] 40

【課題を解決するための手段】本発明の半導体パッケー ジは、上部表面上に複数のワイヤボンディングパッドを 有する半導体チップと、各ワイヤボンディングパッドに 電気的に連結されて一方向に形成されるリードと、所定 のワイヤボンディングパッドに連結されて半導体チップ の熱を外部へ放出する第1放熱板と、半導体チップを中 央部に支持し、リードと第1放熱板とをそれぞれ相反す る方向へ支持する支持体と、支持体内に形成され半導体 チップの熱を外部へ放出するように支持体の底面部に配 リード及び第1放熱板とを支持し半導体チップを保護するキャップとを備えることを特徴とする。

【0007】本発明の他の特徴は、上記した半導体バッケージをキャップの上に他のバッケージの支持体の底、すなわち第2放熱板を重ねるようにして複数のバッケージを積み重ねたことを特徴とする積層形半導体バッケージである。

【0008】本発明の積層型半導体パッケージの組み立て方法は、上部表面に接着剤を塗布した複数個のワイヤボンディングパッドを有する半導体チップと、第2放熱板を有し、半導体チップ、リード及び第1放熱板を固定するため所定の位置に接着剤を塗布した支持体及びその支持体を覆うキャップを用意し、半導体チップのワイヤボンディングパッドに複数のリード及び第1放熱板を配列し、そのリードと第1放熱板を配列させた半導体チップを支持体内の所定の位置に配置し、リード及び第1放熱板を所定の位置に導き、それらを覆うようにキャップを配置し、上記ステップを経て得られたものに熱を加えて、半導体チップのワイヤボンディングパッドにリード及び第1放熱板を、リード及び第1放熱板の上部にキャップを記半導体チップの下部及びリードの下部に支持体を同時に取り付けることを特徴とする。

#### [0009]

【発明の実施の形態】以下、本発明実施形態の積層型半 導体パッケージ及びその組み立て方法を添付図面に基づ き説明する。図3、図4は本実施形態の積層型半導体パ ッケージの一例を示す断面図及び斜視図であり、図5は 本発明実施形態の積層型半導体パッケージのリードが配 列される様子を示す図である。図3~図5に示すよう に、積層型半導体パッケージは、各半導体チップ1上の 30 ワイヤボンディングパッド2に伝導性エポキシ3にて連 結される内部リード4 aと、各内部リード4 aを延長し て形成した外部リード4bとを備えている。本実施形態 は、内部リード、外部リードと同様にチップ1に伝導性 エポキシ3で連結された第1放熱板5を備えている。本 実施形態のチップ1は、第2放熱板8にエポキシ6で取 り付けられ、その第2放熱板8の上、エポキシ6の周辺 を支持体7で覆っている。すなわち、ほぼ矩形で中央部 に開口を有し、周辺部に壁を形成させた形状の支持体7 を第2放熱板8の上に載せ、支持体7の中央部開口内に 40 チップ1を配置してエポキシ6で固定した形状である。 本実施形態においては、リード4a、4bは図5に示す ように一方向にのみ導くようにしている。そして、第1 放熱板5は、そのリードが出ている方向と180の方向 に突出させている。これらのリードと第1放熱板5とは 支持体7の上に被せられるキャップ9との間にエポキシ 6で固定される。上記エポキシは接着剤となるものであ り、エポキシに限らない。熱を加えることで接着力を備 えているものならどのような材料でも良い。したがっ

るようにして複数の個々のパッケージを積層して一つの パッケージとしている。

【0010】その際、図5に示すように、内部リード4 a及び外部リード4bは一方向に配列され、リードフレ ームである第1放熱板5は内部リード4a及び外部リー ド4bの形成方向と反対方向に外部に突出するように形 成する。そして、第2放熱板8はリードと第1放熱板5 が突出する方向へ突出し、その方向と直交する方向では 支持体7の壁と面一とする。このように、本実施形態に おいては、第1放熱板5がチップに直接接触されて外へ 出ており、また第2放熱板8がチップ積層にその間に挿 入さているので、熱放出を円滑にすることができる。そ して、使用時には、図示のように積層された半導体パッ ケージの向きを外部リード4aが使用しようとするPC B基板の方向に向けて、予め用意されたホールに挿す る。ホールを設けずに、表面実装形態に基板に取り付け ても良いのはいうまでもない。このように、チップと平 行に出ているリードを下向きにして基板に取り付けるの で、チップの長手方向を基板に垂直にして使用すること ができるので、チップの占める空間を大幅に小さくする ことができる。

【0011】以下、かかる構造を有する本実施形態のパッケージング方法、すなわち組み立て方法を説明する。まず、半導体チップ1の熱を外部へ放出する第2放熱板8が取り付けられた支持体7と、内部リード4aを支持し半導体チップ1を保護するキャップ9を製造する。支持体7を予め製造する理由は、支持体7に装着されるいろんな種類の半導体チップ1のサイズを顧慮しなければならないからである。すなわち、支持体の中央開口はチップの大きさに合わせるようにすることが望ましい。

【0012】次いで、支持体7の表面の中で半導体チップ1装着領域にエボキシ6を塗り、支持体7及びキャップ9の表面中の内部リード4aと接触する領域にもエボキシ6を塗っておく。そして、半導体チップ1上のワイヤボンディングパッド2は、それに連結されるリード4a、4bが一方向のみに突出されるようにする。さらに、半導体チップ1上のワイヤボンディングパッド2に連結されて半導体チップ1の熱を外部へ放出させる第1放熱板5を製造する。この第1放熱板5はリードフレームを使用する。

チップ1を配置してエポキシ6で固定した形状である。
本実施形態においては、リード4a、4bは図5に示すように一方向にのみ導くようにしている。そして、第1
放熱板5は、そのリードが出ている方向と180の方向に突出させている。これらのリードと第1放熱板5とは支持体7の上に被せられるキャップ9との間にエポキシな方で固定される。上記エポキシは接着剤となるものであり、エポキシに限らない。熱を加えることで接着力を備えているものならどのような材料でも良い。したがって、本実施形態はキャップ9の上に第2放熱板8を重ね

【0013】次いで、半導体チップ1上のワイヤボンディングパッド2に連結される内部リード4a及び第1放熱板5の先端に伝導性エポキシ3を塗る。そして、半導体チップ1の上側に複数の内部リード4a、その内部リード4aがら延長される外部リード4b、及び第1放熱板5を配列させ、内部リード4aの上側にはキャップ9を配列し、半導体チップ1の下側には支持体7を配列する。ようするに、支持体7の所定の位置に半導体チップ1を補入させ、そのチップのワイヤボンディングパッド

支持体の所定の位置に配置する。その支持体7の上にキ ャップ9を被せる。この際、多層にパッケージを制作し たい場合には、キャップ9の上に同様に形成させたパッ ケージの第2放熱板8を重ねるように、多数のパッケー ジを積層すればよい。このように配列した後、最下端の 支持体7と最上端のキャップ9とに一定の力を加え且つ 約160~170℃に熱を加えて、半導体チップ1のワ イヤボンディングパッド2に内部リード4a及び第1放 熱板5を、内部リード4a上にキャップ9を、半導体チ ップ1の下部及び内部リード4aの下部に支持体7を同 10 ジの形態、大きさ、高さ等を比較した図表。 時に取り付ける。

【0014】すなわち、それぞれの構成要素間に塗った エポキシが同時に融けながら一度に結合されるため、い ろんな種類、さらにはいろいろの個数の半導体チップを 同時に組み立てて、多機能、高性能を有するマルチチッ プICを制作することができる。

# [0015]

(mm) Ratio 1,63(1)

【発明の効果】このようにして制作される本発明の積層 型半導体パッケージ及びその組み立て方法においては下 記のような効果がある。本発明は、チップを個々にパッ 20 1 半導体チップ、2 ワイヤボンディング、3 エボ ケージすることができるだけでなく、簡単に複数のチッ プを積層することができる。その積層のとき、複雑なセ ラミック基板を制作する必要なく、PCB基板にいろん

な種類の半導体チップを装着して使用することができる ため、総外型サイズを大幅に小さくすることができる。 また、一台の装備で一度に工程することができるため、 工程コストが極めて安い。さらに、各チップが隔離され ているため、欠陥のある素子を容易に見つけることがで きる。このため、修理が容易であり、また、必要があれ ば半導体チップ別に分離することが可能である。

#### 【図面の簡単な説明】

【図1】 メモリ素子において多く用いられるパッケー

【図2】 多数のチップを一体化したパッケージの例を 示す図。

【図3】 本発明実施形態の積層型半導体パッケージの 一例を示す断面図。

【図4】 本発明実施形態の積層型半導体パッケージの 一例を示す斜視図。

【図5】 本発明の積層型半導体パッケージのリードが 配列される様子を示す図。

#### 【符号の説明】

キシ、4a 内部リード、4b 外部リード、5 第1 放熱板、6 エポキシ、7 支持体、8 第2放熱板、 9 キャップ。

【図3】

【図1】


	DIP	ZIP	SOJ	TSOJ	TSOP
げったジ 高さ			The stems	D.	
(mm) Rotio	1.35(1)	2.70(2)	1(0.74)	0.5(0.35)	0.34(0.25)
パッケーシ" サイズ	In the		11.00	17.20	15.2000
(mm) Ratio	1.43(1)	0.63(0.44)	1(0.70)	0.5(0.35)	0.68(0.48)
体操	1073	939	558	263	128
(num) Ratio	1.92(1)	1.68(0.87)	1(0.52)	0.47(0.25)	0.23(0.12)
本体度:	3.6	2.85	2.7	1.6	1.0
(mm) Ratio	1.33(1)	1,06(0.79)	1(0.71)	0.59(0.44)	0.37(0.28)
#阻 t*→ ∱ (mm)	2.54(100mil)	1,27(50mä)	1,27(50mil)	1,27(50mil)	0.50(=20mil)
12	1.34	- 1.63(1)	0.82	0.48	0.22


-() 12 DIP # 1.0のとこの光 503 6"1.0 n kank

03/14/2003, EAST Version: 1.03.0002

【図2】

【図4】





【図5】

